Strona 1 z 1

Błąd 209802

: 02 cze 2007 19:29
autor: BIKERUS
WITAM

LV 7.1 karta 6221
W projekcie używam PWM z przykładów LV, gdy do PWM zaczołem dołączać kolejne pętle to zaczoł wyskakiwać poniższy błąd. Doszedłem do tego, że gdy wszystkie dodatkowe pętle spowolnie to program działa znośnie, ale jeżeli dodatkowe pętle za szybko sie wykonują to znów wyskakuje błąd.
Jak zwolnić sample clock?
Czy może ktoś ma pomysł na rozwiązanie problemu?
Dziękuję z góry za wszelkie podpowiedzi.

Error -209802 occurred at DAQmx Wait For Next Sample Clock.vi
Possible reason(s):

DAQmx Wait for Next Sample Clock detected one or more missed sample clocks since the last call to Wait for Next Sample Clock which indicates that your program is not keeping up with the sample clock.

To remove this error, slow down the sample clock, or else change your application so that it can keep up with the sample clock. Alternatively, consider setting the Convert Errors to Warnings property to true and then handling the warning case appropriately.

Re: Błąd 209802

: 07 cze 2007 08:42
autor: maszup
a probowales zmieniac zmienna "Rate", ktora whochdzi na wejscie DAQmx Rating (Sample Clock).vi ??

Re: Błąd 209802

: 09 cze 2007 08:02
autor: BIKERUS
WITAM!
Próbowałem z wszystkimi wejsciami tego bloczka, niestety nie pomaga :( . Projekt pomalu zbliza sie do konca realizacji, zostanie chyba spowolniony tak zeby dzialal. Wybadalem, ze podanie sciezki dostepu do pliku tez potrafi wygenerowac ten blad. Komputer jest szybki wiec juz nie mam pomyslu. Diagram jest bardzo rozbudowany wiec nie ma sesnu zamieszczanie go tutaj.
Dziekuje za podpowiedz.
Pozdrawiam