Generowanie sygnału sinusoidalnego i zapis do pliku
: 18 sty 2017 20:54
Cześć!
Wiem, ze jest to problem dość powszechny i jest wiele przykładów w internecie dotyczących tego wątku. Niestety mimo przeszukania całego internetu wciąz mam problemy. W pliku FPGA chcę generowac sinusa o okreslanej przeze mnie czestotliwosci i amplitudzie i wysylac go na wyjscie analogowe oraz odczytywac dane z AI.
Żądane parametry wpisuje w host VI na PC i tam tez odczytuje swojego sinusa i zapisuje do pliku.
Teoretycznie wszystko dziala, ale praktycznie absolutnie nie tak jakbym sobie tego życzyła. Plik wynikowy jest wypełniony zerami, nawet jesli na podglądowym wykresie na fpga vi widze ze tworzy sie sinus, to nie jest on przesyłany do host VI. Dlaczego? Bede bardzo wdzieczna za pomoc.
Pozdrawiam!
Wiem, ze jest to problem dość powszechny i jest wiele przykładów w internecie dotyczących tego wątku. Niestety mimo przeszukania całego internetu wciąz mam problemy. W pliku FPGA chcę generowac sinusa o okreslanej przeze mnie czestotliwosci i amplitudzie i wysylac go na wyjscie analogowe oraz odczytywac dane z AI.
Żądane parametry wpisuje w host VI na PC i tam tez odczytuje swojego sinusa i zapisuje do pliku.
Teoretycznie wszystko dziala, ale praktycznie absolutnie nie tak jakbym sobie tego życzyła. Plik wynikowy jest wypełniony zerami, nawet jesli na podglądowym wykresie na fpga vi widze ze tworzy sie sinus, to nie jest on przesyłany do host VI. Dlaczego? Bede bardzo wdzieczna za pomoc.
Pozdrawiam!