FPGA - maszyna stanow w timed loop i wykonanie równoległe

Tematy związane z LabVIEW FPGA oraz programowaniem układów.
Awatar użytkownika
zaz
Posty: 12
Rejestracja: 01 paź 2009 15:02
Wersja środowiska: LabVIEW 2013
Lokalizacja: Wałbrzych
Kontakt:

FPGA - maszyna stanow w timed loop i wykonanie równoległe

Post autor: zaz » 17 kwie 2014 15:52

Witam

Na PXI z kartą PXI-7813R muszę zaprogramować maszynę stanów wg schematu:

ustaw wyjście 1 -> czekaj 4,9 uS -> ustaw wyjście na 0 -> czekaj 0,1uS ->pierwsza równoległa "podmaszyna stanów"
-> druga równoległa "podmaszyna stanów"

Jak zrobić to ozywając pętli while timed loop?
W maszynie stanów opartej na pętli while w jednym z kroków wstawiłbym dwie dodatkowe pętle while i mam równoległe wykonanie.

W FPGA nie wiem jak to zrobić???
Załączniki
DDS_Busy_Up_Cycle_TEST.vi
(79.93 KiB) Pobrany 132 razy
Certified LabVIEW Developer
http://www.araval.pl

PiDi
Posty: 604
Rejestracja: 31 gru 2010 01:36
Wersja środowiska: LabVIEW 2015
Lokalizacja: Katowice
Has thanked: 2 times
Been thanked: 1 time

Re: FPGA - maszyna stanow w timed loop i wykonanie równoległe

Post autor: PiDi » 17 kwie 2014 21:21

Późno jest, nie ogarniam... Pokaż, jak byś to zrobił w zwykłym while'u?
ObrazekObrazekObrazek

ODPOWIEDZ