Witam,
Próbuję użyć Spartana 3E do sterowania obwodem zewnętrznym. Chciałem do tego celu użyć jednego z gniazd rozszerzeń np. J4. Po dodaniu do schematu odpowiednich IO np. FX2_IO2_J1_1 każdy z tych bloczków ma tylko wyjście, nie wiem więc jak podać na te piny wyjściowe poziomy logiczne. Czy ktoś może zmierzył się z tym zadaniem? Z LabView korzystam na uczelni jest to wersja 8.5, FPGA 8.5 Module.
Na dołączonym schemacie widać właśnie jeden z pinów IO, bloczek ma tylko wyjście :/.
Pozdrawiam.
Spartan3E problem z header'ami
Spartan3E problem z header'ami
znalazłem:
prawym przyciskiem mysz na bloczek i "change to write" wtedy znika output i pojawia sie input.
prawym przyciskiem mysz na bloczek i "change to write" wtedy znika output i pojawia sie input.
Re: Spartan3E problem z header'ami
A skoro już jesteśmy przy temacie Xilinxa i LV FPGA to jeśli ktoś chciałby zobaczyć jak to działa to jeśli jest z Wrocławia może zobaczyć u mnie. Kontakt na priv, pobawić się można na politechnice.