Znaleziono 19 wyników

autor: sebaER5
03 lis 2012 15:14
Forum: LabVIEW FPGA
Temat: Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU
Odpowiedzi: 8
Odsłony: 5449

Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU

"Dlaczego 2=2=0 a liczba podniesiona do kwadratu jest ujemna" B-) Blask Fantastyczny Proponuję na początek samemu zastanowić się nad odpowiedzią. Nie uporządkowałeś kodu w FPGA, o ten kod pytasz. Uwaga praktyczna: najpierw porządkuj kod, potem zadawaj pytania. Jesteś inżynierem a nie artystą który ...
autor: sebaER5
03 lis 2012 00:00
Forum: LabVIEW FPGA
Temat: Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU
Odpowiedzi: 8
Odsłony: 5449

Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU

Z kodem sobie poradziłem. Odnośnie moich wniosków. FPGA nie toleruje dużych tablic - czas kompilacji idzie w kosmos. Lepiej korzystać z pamięci. Uważać na typy zmiennych, gdyż "adapt to source" może być zgubne. Ponawiam pytanie. Czy NI oferuje karty FPGA działające ze zmiennymi typy byte? - Jak ktoś...
autor: sebaER5
02 lis 2012 18:48
Forum: LabVIEW FPGA
Temat: Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU
Odpowiedzi: 8
Odsłony: 5449

Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU

Dobra bo poziome zdenerwowania siega zeniu. Libcza podniesiona do kwadratu jest ujemna. 2+2 w formacie fxp rowna sie 0.
Czy ktos spotkal sie z takim problememem?

EDIT:
No to chyba wina lezala po tej stronie ze liczba zaczynala przekraczac 16bit...
autor: sebaER5
01 lis 2012 13:31
Forum: LabVIEW FPGA
Temat: Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU
Odpowiedzi: 8
Odsłony: 5449

Re: Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU

Witam, z pierwszy problemem już sobie poradziłem. Problem tkwił w jednym z kontrolek. Wszystko teraz działa przez read/write. Pozostała kwestia kompilacji i wyświetlania sygnału na hoście. Na chwile obecną wyświetlam tylko sygnał wejściowy. Chciałbym wyświetlić wszystkie trzy naraz na wykresie, a bu...
autor: sebaER5
31 paź 2012 05:39
Forum: LabVIEW FPGA
Temat: Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU
Odpowiedzi: 8
Odsłony: 5449

Komunikacja HOST FPGA/ czas kompilacji/ wykorzystanie CPU

Witam, Kilka pytań z mojej strony, zanim po batalii w końcu położe się spać.: 1)Program mam już napisany. Jeszcze nie wgrywałem go na FPGA, ale po paru godzinnej kompilacji wolałbym nie natknąć na błąd. Program testuje w trybie symulacji. Uruchomiam go z poziomu HOST. Program ma pewne parametry któr...
autor: sebaER5
12 lip 2012 22:01
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

Re: FPGA PCIe-7852R RIO

autor: sebaER5
12 lip 2012 19:59
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

FPGA PCIe-7852R RIO

Witam umiem juz zdefiniowac custom VI'a niestety nie wiem jak wykonac odczyt z TDMS tak by dzialal w symulacyjnym trybie. Problem poruszylem na glownym forum NI ale pomyslalem ze spytam jeszcze tu: http://forums.ni.com/t5/LabVIEW/Fpga-Simulation-from-Custom-VI-a-Problem-with-reading-TDMS-data/td-p/2...
autor: sebaER5
08 gru 2011 02:49
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

Re: FPGA PCIe-7852R RIO

Witam dlugo mnie nie bylo. Programik juz napisalem. Najprawdopodobniej jest oki. Czekam na uruchomienie stanowiska do generowania sygnalu. Tak czekam i doczekac sie nie moge. W module FPGA jest opcja symulacji. Narazie testowalem na Random data. Mozna jednak zrobic wlasny generator i dzialac na dany...
autor: sebaER5
15 cze 2011 23:44
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

FPGA PCIe-7852R RIO

Jutro obczaję. Wiem, że pobieram pojedyncze próbki. Dobry pomysl z tym oscyloskopem :).Nie pomyslalem o tym :). Jutro obczaję. Rzecz w tym, że na poczatku uruchamilame wszystko przez hosta, ale potem zobaczylem ze jak robie na FPGA->RUN to normalnie VIA sie odpalal i nie musialem uzywac HOSTA o podg...
autor: sebaER5
15 cze 2011 22:09
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

Re: FPGA PCIe-7852R RIO

Ale to nie jest przebieg na hoscie ;/. To jest odpalony plik FPGA (tzn robie uruchom FPGA i normalnie odpalam mi VIA). Nie wiem moze cos zle robie i nie powinienem odpalac tak pliku. Postaram sie zrobic wedlug Twojego przykladu. Tu sa zrzuty ekranowe z tego co mam na swoim laptopie mniej wiecej jak ...
autor: sebaER5
15 cze 2011 15:23
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

FPGA PCIe-7852R RIO

zaraz wrzuce filmik. Znieksztalca strasznie sinusa.

Filmik slabej jakosc z komorki.
Niska f:
http://www.youtube.com/watch?v=ZSFainvQvFA
a tu juz znieksztalcenia sygnalu :
http://www.youtube.com/watch?v=TET0NAibtbQ
autor: sebaER5
15 cze 2011 14:56
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

Re: FPGA PCIe-7852R RIO

Wiem jak częstotliwość podaje na wejście analogowe bo mam generator i w nim określam częstotliwość. Proste? Dziś nie miałem opcji zmienić kabel ale nie bylo prowadzacego. Moze jutro to zrobie. Za to podlaczylem kabel jak referenced grouded signle floating (cos w tym stylu). Wciąż to samo się dzieje....
autor: sebaER5
15 cze 2011 11:21
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

Re: FPGA PCIe-7852R RIO

Na szybko schemat blokowy: http://img705.imageshack.us/img705/5377/beztytuueut.png W chwili obecnej nie mam dostepu do swojego projektu gdyz jest na uczelnianym komputerze. Mam tylko poprzednia wersje na ktorej robilem symulacje: http://www.sendspace.pl/file/4d6c596fcbe97e6790c53c8 PRobowalem jeszcz...
autor: sebaER5
15 cze 2011 02:10
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

Re: FPGA PCIe-7852R RIO

Oki podłączyłem generator sinusa na wejscie by sprawdzic co zostanie otrzymane. Do czestotliwosci 1Hz otrzymuje na wejsciu ladnego sinusa. Podwyzszam czestotliwosci robia sie zaklocenia. Na oscyloskopie wciaz mam sinus ;/. Sprobowalem z samym wejsciem bez zadnego liczenia i to samo. Generator jest p...
autor: sebaER5
14 cze 2011 13:34
Forum: LabVIEW FPGA
Temat: FPGA PCIe-7852R RIO
Odpowiedzi: 22
Odsłony: 12265

FPGA PCIe-7852R RIO

Dzieki wielkie ten czas to czas opoznienia ustawiam w pierwszej klatce filmu. 2 nastepne klatki nie maja wplywu na opoznienie?